


10/54 0646

PCT/JP 2004/000631

Rec'd PCT/PTO 24 JUN 2005

日本国特許庁
JAPAN PATENT OFFICE

23. 1. 2004



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application: 2003年 1月27日

出願番号
Application Number: 特願2003-018042
[ST. 10/C]: [JP 2003-018042]


出願人
Applicant(s): アジレント・テクノロジーズ・インク

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2003年12月18日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



BEST AVAILABLE COPY

出証番号 出証特2003-3105359

【書類名】 特許願

【整理番号】 10030029

【あて先】 特許庁長官 殿

【国際特許分類】 G09F 9/00

【発明者】

【住所又は居所】 東京都八王子市高倉町9番1号 アジレント・テクノロ
ジー株式会社内

【氏名】 上野 俊明

【発明者】

【住所又は居所】 東京都八王子市高倉町9番1号 アジレント・テクノロ
ジー株式会社内

【氏名】 山田 範秀

【特許出願人】

【識別番号】 399117121

【氏名又は名称】 アジレント・テクノロジーズ・インク

【代理人】

【識別番号】 100105913

【弁理士】

【氏名又は名称】 加藤 公久

【手数料の表示】

【予納台帳番号】 086680

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9911735

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】

プローブ装置及びそれを用いたディスプレイ基板の試験装置

【特許請求の範囲】

【請求項 1】

被試験回路に接続される電極又は配線と試験電極との間に比較的高密度のプラズマを生成し、該プラズマを介して前記電極又は配線と前記試験電極との間に試験信号を伝送させ、前記電極又は配線に対して非接触にして前記被試験回路を試験できるよう構成されることを特徴とするプローブ装置。

【請求項 2】

前記被試験回路は、基板上に形成された複数の薄膜トランジスタを含む電子回路とされることを特徴とする請求項 1 に記載のプローブ装置。

【請求項 3】

前記基板は、ディスプレイ用基板であり、前記被試験回路及び前記電極或いは配線は、ディスプレイの 1 画素を駆動するための駆動回路を構成し、該駆動回路は前記基板上に二次元アレイを形成することを特徴とする請求項 2 に記載のプローブ装置。

【請求項 4】

前記駆動回路の複数単位に亘って前記プラズマを連続するように生成し、試験される所定の駆動回路のみをオン状態にして前記所定の駆動回路に前記試験信号を流入させることにより、前記所定の駆動回路の電気的特性を試験することを特徴とする請求項 3 に記載のプローブ装置。

【請求項 5】

前記試験電極と、前記電極又は配線との間に制御電極を設け、該制御電極に加える電位を制御することによって、前記プラズマを介して伝送される前記試験信号の通過レベルを制御することを特徴とする請求項 4 に記載のプローブ装置。

【請求項 6】

前記試験電極と、前記被試験回路の各々に独立して接続される 2 つのバイアス電源を備え、前記プラズマと試験電極及び前記電極又は配線のそれぞれとの界面

近傍の電界を前記バイアス電源の一方又は双方によって制御できるよう構成されることを特徴とする請求項4又は5に記載のプローブ装置。

【請求項7】

前記駆動回路の各単位的位置に対応して前記プラズマを前記基板上で分離させて生成し、且つ分離された位置毎に前記試験電極を設け、それぞれの位置で前記駆動回路に前記試験信号を流入させることにより、前記駆動回路の電気的特性を試験することを特徴とする請求項3に記載のプローブ装置。

【請求項8】

更に、前記プラズマを発生するプラズマ発生源と、前記プラズマを閉じ込めつつ少なくとも前記駆動回路の前記電極又は配線に対して解放する構成のチャンバ構造とを有することを特徴とする請求項3乃至7のいずれか一つに記載のプローブ装置。

【請求項9】

更に、前記チャンバ構造の外周に沿う位置に、前記プラズマを排気する手段又はエアカーテン手段のいずれかを備えることを特徴とする請求項8に記載のプローブ装置。

【請求項10】

前記プラズマは、前記被試験回路に流れる電流を略 $1\mu\text{A}$ 乃至 $10\mu\text{A}$ とすることのできるプラズマ密度を有することを特徴とする請求項1に記載のプローブ装置。

【請求項11】

前記プラズマは、前記電極又は配線に対して化学的に不活性とされることを特徴とする請求項1に記載のプローブ装置。

【請求項12】

前記プラズマは、少なくとも酸素を電離した成分を含むことを特徴とする請求項1に記載のプローブ装置。

【請求項13】

請求項3乃至10のいずれか一つに記載のプローブ装置と、
前記試験電極に提供される試験信号を発生する信号発生源と、

前記試験信号と、前記基板上の前記駆動回路の各々に前記プラズマ及び前記電極又は配線を介して前記試験信号が流入したときに前記駆動回路から出力される出力信号とを比較する信号比較器とを備えることを特徴とするディスプレイ基板の試験装置。

【請求項 1 4】

プローブ装置を試験対象電子回路或いはディスプレイ基板表面に沿って水平二次元方向に移動するためのXY移動手段を備えたことを特徴とする請求項 1 1 に記載のディスプレイ基板の試験装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、液晶ディスプレイ或いは有機ELディスプレイパネルの生産段階における電気的特性試験に係り、特に薄膜トランジスタ（以下にTFTと呼ぶ）アレイの電気的試験に好適なプローブ装置及びそれを用いたディスプレイ基板試験装置に関する。

【0 0 0 2】

【従来の技術】

液晶ディスプレイにおいては、高画素数化と大画面化が追求されており、近年要求される高い画像品質を実現するために、TFT[Thin Film Transistor] を用いたアクティブマトリクス方式が主流になっている。また、バックライトを必要とする液晶ディスプレイに対して、自己発光型の有機EL（又はOLED[Organic Light Emitting Diode] ともいう。）は、液晶ディスプレイにはない利点を有し、近年急ピッチに開発が進められている。

【0 0 0 3】

TFT方式の液晶ディスプレイ又は有機ELディスプレイの生産において、TFTアレイをガラス基板上に形成した段階、即ち液晶の封入あるいは有機EL塗布工程の前に、完成したTFTアレイが電気的に動作するか否かを電気的に試験する、いわゆるTFTアレイテストを行うことは、ディスプレイ生産における最終完成品の歩留まりを向上する上で非常に重要である。TFTアレイテストの段階で、もしも特定

の画素を駆動するTFT回路に電氣的不良が発見された場合には、TFTアレイテストの情報に基づいて、その不良が回復可能な場合には欠陥の修正処置が施される。また、不良個所が多く、事前にディスプレイ組立後の出荷検査において不良と判断される場合には、以後の工程を停止できる。即ち、そのような不良製品について、液晶方式の場合は、カラーフィルタとの接着及び液晶封入工程、有機EL方式の場合は、有機ELの塗布工程といったその後のコストのかかる工程を省略できるというメリットがある。

【0004】

TFTアレイはディスプレイの画素数に応じた数だけガラス基板上に形成され、通常は複数個のTFTを用いて1画素分の駆動回路を形成する。近年、TFTアレイの形成にはアモルファスシリコンあるいは低温ポリシリコンを用いるのが一般的である。主流である液晶ディスプレイにおける代表的な1画素分のTFT駆動回路の例を図13に示す。図において、250はデータ線、251はゲート線、252はコモン線、253は液晶、254はITO（インジウム錫酸化物）を用いた透明電極を示す。通常、図13に示すような駆動回路が2次元状に画素の数だけガラス基板上に形成されたものをTFTアレイと呼んでいる。実際の液晶用TFTアレイテストは液晶253の封入前に行われるのが一般的であるため、図13においては液晶253が無い状態で駆動回路の電氣的試験が行われる。

【0005】

即ち、TFTアレイを形成した段階のガラス基板の表面には、露出したITO電極254が画素の数だけ二次元的に配列されることになる。この様な駆動回路の試験方法としては、TFTを電氣的にスイッチングさせて、正常な電位がITO電極254の表面に発生しているかどうかを計測して判断するのが一般的である。電圧をデータ線50に印加した状態で、試験対象となる駆動回路のゲート線251に電圧を印加することで、選択したTFT Trをオン状態に設定できる。この時に、ITO電極254にデータ線の印加電圧と同じ電圧が生じていればTFT Trは正常であると判断できる。

【0006】

ITOの表面電位の測定方法としては、（1）一旦静電容量Csに貯えられた電荷

を反対にデータ線を介して読み出す方法、(2) 電子ビームをITO表面に照射して、表面電位に対応して発生する二次電子の量から電位を測定する方法、(3) ポッケルス効果などの電気-光非線型効果を用いて光情報として間接的に電位を測定する方法などが提案されている。

【0007】

従来、図13に示す液晶用駆動回路の例ではこの様にITOの表面電位を測定することで駆動回路の良否判定を行うことが可能であった。一方、有機ELディスプレイの場合には、バックライトを必要としない自発光ディスプレイであるために、各々の画素の輝度を制御可能とすべく、各素子の駆動電流の制御能力が必要となる。このため、TFTアレイテスタとしては、有機ELを塗布する前にITO等からなる電極表面から駆動回路の電流駆動能力を測定しなければならない。従って、従来用いられてきた定電圧駆動回路の特性評価を対象とした液晶用TFTアレイテスタでは、有機ELディスプレイの評価には対応出来なかった。

【0008】

上述の課題を解決するべく、追加の検査用導電膜を利用する検査方法(特許文献1参照)、及びTFTアレイの画素電極と対向検出電極との間に電解液を充填させる検査方法(特許文献2参照)等が提案されている。しかしながら、前者によれば、検査のために導電膜を作成し、検査後にはこれを除去する必要がある、追加の工程が必要になるため不良発生の要因も増えることになるので、生産の歩留まり等を考慮した場合に、必ずしも好適とは言えない。後者によれば、TFTアレイを含む基板は、必ずしも電解液に浸すべきでない部品も含まれるので、やはり不良発生の要因を形成し得る。従って、このような「ウエット」プロセスは避けられることが好ましい。更に、他の方法として、検査電極の背面に電磁波源を配置して、該電磁波源で発生したX線等の電磁波が検査電極を透過するようにし、この電磁波によって透過検査電極と画素電極との間の空気を電離して、検査電極と画素電極との間に電流が流れるようにする方法が考えられている(特許文献3参照)。しかしながら、かかる構成では、回路の電氣的な導通は検査できるとしても、TFT等の素子の動作を検査するに十分な電流密度を得ることはできない。

【0009】

【特許文献1】 特開2002-108243号（特に第7-8頁、図1）

【特許文献2】 特開2002-72198号（特に第3-6頁、図1）

【特許文献3】 特開2002-123190号（特に第4-7頁、図1

）

【0010】

【発明の解決すべき課題】

そこで、本発明の目的は、ディスプレイ基板上に形成されたTFTアレイの電気的特性を試験するための試験装置にあって、特に有機EL等の電流駆動型TFTアレイの電流駆動能力を有機ELの塗布工程の前に、ITO表面に物理的に接触することなく計測を行うことのできるプローブ手段を提供することにある。また、本発明の他の目的は、かかるプローブ手段を用いたディスプレイ基板の試験装置を提供することにある。

【0011】

【課題を解決するための手段】

本発明のプローブ装置は、被試験対象のTFTアレイを形成したガラスディスプレイ基板と、ガラスディスプレイ基板から離れて設置されるプラズマ中に試験用信号を注入するための電流注入電極と、被試験回路に接続されるITO電極と電流注入電極との間の空間をプラズマで満たすためのプラズマ発生手段と、電流注入電極とTFTアレイとの間に電圧を加えてプラズマ中に電流を流すためのアレイ試験用電源と、TFTアレイを電氣的に順次オンオフ制御するための信号を発生するためのTFTアレイ制御装置とによって構成される。

【0012】

プラズマは高周波や放電によって供給されたエネルギーによって、物質がマイナスとプラスを帯びたイオンに電離した状態にある。また電氣的に中性でかつ、加えた電界によってイオンの移動を生ずることから導電性を有する。このために導電媒体として用いることが可能であり、プラズマで満たしたITOと電流注入電極との間に電界を加えると、イオン伝導によってプラズマを介して電流を流すことができる。

【0013】

この様にプラズマを導電媒体として用いることによって、ITO表面に物理的に接触することなくTFTアレイの電流駆動能力を試験出来る手段を提供できる。ITO電極の表面はプラズマ中に曝されており、プラズマの一方の端には試験用電流をプラズマ中に流すための電流注入電極が同様にプラズマに曝されている。導電媒体となるプラズマを発生するためのプラズマ発生手段は、試験に必要な導電率をプラズマに得るための、プラズマ密度を有する。TFT素子の検査のためには、例えば、略 $1\mu\text{A}$ 乃至 $10\mu\text{A}$ 程度、好ましくは数 μA 乃至 $10\mu\text{A}$ 程度の電流が要求される。プラズマ中の電子を導電の主な担い手とする場合には、電子温度の高いプラズマが必要である。後述の実施形態に関連して、図中には電流注入電極は針の形状にして例示しているが、形状はこれに限定されず、例えば平行板でも得られる効果に変わりはない。

【0014】

試験対象TFTのドレインに接続されたITO電極に、TFTアレイ制御装置によって外部からデータ線とゲート線とを制御して、TFTをオン状態に設定する。この時、TFTのソースに共通に接続されるドライブ線と電流注入電極との間に電圧を加えると、プラズマを介して電流注入電極とITO電極との間に電流 I_p が流れる。このプラズマ中を流れる電流を計測することによって、TFTの電流駆動能力を知ることが出来る。同様にしてプラズマに接する駆動回路を順次オン状態にして、プラズマ中を流れる電流を計測すればディスプレイ上のTFTアレイの全ての電気的特性を試験できる。また、プラズマ電流中を流れる電流 I_p を、有機ELの最大駆動電流に設定すれば、実際に有機ELをITO電極表面に塗布する前に、事前にパネル上の全てのTFTの電流駆動能力を試験できる。

【0015】

駆動回路の持つ最大駆動電流に設定してもTFTに所望の電流が流れない場合にはTFTの不良が、また試験対象のTFTをオンに設定したにも係わらずプラズマ中に電流が流れない場合は、試験対象TFTの短絡不良或いは配線の断線などが疑われる。プラズマ電流とTFTを流れる電流が一致しない場合には、TFTのゲートリークやドライブ線側での電流リークが疑われる。この様にしてTFTアレイの不良診断

が可能となり、有機EL塗布工程の前に通常行われる不良救済を行う場合の判断基準を提供できる。この為、有機ELディスプレイパネルの製造において最終組立製品の不良の歩留まりを大きく向上できる。

【0016】

本発明のプロブ装置とこれを用いたディスプレイ基板試験装置を用いることによって、針などを用いた物理的接触プロブと比較して、ITO表面に損傷を与えない試験手段を提供できる。更に、プラズマを同時に複数のTFTアレイに照射することによって、TFTアレイ制御装置によるTFTアレイの外部からの電氣的な切り替えのみで高速に試験できる。また、ITO電極への物理的接触プロブを用いた場合に必須となるプロブの機械的な位置合わせが不要となることから、全てのTFTアレイの試験を短時間で行うことが出来る。今日、高密度のプラズマ発生手段は、シリコンLSIプロセスにおいて薄膜成膜やエッチング等に広く用いられており、プラズマの発生条件やガスの種類を選ぶことによってITO電極に対して化学的に反応しないプラズマを発生することが可能である。尚、ITO表面に損傷を与えないためには、グロー放電プラズマを使用することが好ましい。

【0017】

即ち、本発明は、被試験回路に接続される電極又は配線と試験電極との間に比較的高密度のプラズマを生成し、該プラズマを介して前記電極又は配線と前記試験電極との間に試験信号を伝送させ、前記電極又は配線に対して非接触にして前記被試験回路を試験できるよう構成されることを特徴とするプロブ装置を提供する。

【0018】

好ましくは、前記被試験回路は、基板上に形成された複数の薄膜トランジスタを含む電子回路とされる。

【0019】

好ましくは、前記基板は、ディスプレイ用基板であり、前記被試験回路及び前記電極或いは配線は、ディスプレイの1画素を駆動するための駆動回路を構成し、該駆動回路は前記基板上に二次元アレイを形成する。

【0020】

好ましくは、前記駆動回路の複数単位に亘って前記プラズマを連続するように生成し、試験される所定の駆動回路のみをオン状態にして前記所定の駆動回路に前記試験信号を流入させることにより、前記所定の駆動回路の電気的特性を試験する。

【0021】

好ましくは、前記試験電極と、前記電極又は配線との間に制御電極を設け、該制御電極に加える電位を制御することによって、前記プラズマを介して伝送される前記試験信号の通過レベルを制御する。

【0022】

好ましくは、前記試験電極と、前記被試験回路の各々に独立して接続される2つのバイアス電源を備え、前記プラズマと試験電極及び前記電極又は配線のそれぞれとの界面近傍の電界を前記バイアス電源の一方又は双方によって制御できるよう構成。

【0023】

好ましくは、前記駆動回路の各単位的位置に対応して前記プラズマを前記基板上で分離させて生成し、且つ分離された位置毎に前記試験電極を設け、それぞれの位置で前記駆動回路に前記試験信号を流入させることにより、前記駆動回路の電気的特性を試験する。

【0024】

好ましくは、更に、前記プラズマを発生するプラズマ発生源と、前記プラズマを閉じ込めつつ少なくとも前記駆動回路の前記電極又は配線に対して解放する構成のチャンバ構造とを有する。

【0025】

好ましくは、更に、前記チャンバ構造の外周に沿う位置に、前記プラズマを排気する手段又はエアカーテン手段のいずれかを備える。

【0026】

好ましくは、前記プラズマは、前記被試験回路に流れる電流を略 $1\mu\text{A}$ 乃至 $10\mu\text{A}$ とすることのできるプラズマ密度を有する。

【0027】

好ましくは、前記プラズマは、前記電極又は配線に対して化学的に不活性とされる。

【0028】

好ましくは、前記プラズマは、少なくとも酸素を電離した成分を含む。

【0029】

更に、本発明は、上述のプロープ装置と、前記試験電極に提供される試験信号を発生する信号発生源と、前記試験信号と、前記基板上の前記駆動回路の各々に前記プラズマ及び前記電極又は配線を介して前記試験信号が流入したときに前記駆動回路から出力される出力信号とを比較する信号比較器とを備えることを特徴とするディスプレイ基板の試験装置を提供する。

【0030】

好ましくは、ディスプレイ基板の試験装置は、プロープ装置を試験対象電子回路或いはディスプレイ基板表面に沿って水平二次元方向に移動するためのXY移動手段を備える。

【0031】

【発明の実施の形態】

以下に添付図面を参照して、本発明の好適実施形態となるプロープ装置及びそれを用いたディスプレイ基板の試験装置について詳細に説明する。

【0032】

図1は、本発明の第1の実施形態を説明する概略図であり、本発明によるプロープ装置5を用いたディスプレイ基板試験装置10の基本構造が示される。図中において、7はプラズマ、11はガラスディスプレイ基板（以下単にディスプレイ基板ともいう。）、12はTFT、13はITO電極、14はドライブ線、16は電流注入電極を示している。図示されるように、ディスプレイ基板11の表面には透明なITO(Indium Tin Oxide)電極13が形成される。通常、ディスプレイ基板11は、画素に対応した駆動回路を有しており、上述のITO電極13は、各駆動回路に対応して設けられる。即ち、ディスプレイ基板11には、駆動回路が二次元的に配列されて、画素を構成しており、上述のITO電極13及びそれに接続されるTFT12も二次元的に配置され、これをTFTアレイと呼んでいる。図1では、

そのTFTアレイの一部分のみが模式的に示される。また、一つの画素を構成する駆動回路には、通常2以上のTFTが含まれるが、図1では、便宜上最終段のTFT12のみが示される。

【0033】

本実施形態によるディスプレイ基板装置10は、ディスプレイ基板11における各駆動回路のTFTの動作を試験すべく、ディスプレイ基板11のITO電極13に対して非接触にして駆動回路に電流注入を行う手段を提供するものである。本発明では、電流注入電極16とITO電極13との間に、導電性を有するプラズマ7が形成される。図1中には、プラズマ生成手段は図示されないが、プラズマ生成のために、少なくとも適当な減圧手段、ガス注入手段、電極手段がディスプレイ基板11近傍に配置される。

【0034】

プラズマ7を発生させたときには、ディスプレイ基板11上のITO電極13の表面はプラズマ7に略接しており、ディスプレイ基板11に対向した位置では電流注入電極16がプラズマ7に略接している。この状態で所定のTFT12をオン状態とし、電流注入電極16とドライブ線14との間に電圧 V_p を加えた場合には、プラズマ中を電流 I_p が流れるので、これを計測することによって駆動回路におけるTFT12の動作を確認することができる。従って、TFTアレイを順番にオン状態にしてそれぞれの電流 I_p を計測することで全てのTFTアレイの電気的特性を知ることができる。

【0035】

図2は、特に、有機ELディスプレイに用いられるディスプレイ基板上のTFTアレイの1画素分に相当する駆動回路を示す概略平面図である。図示される1画素分の回路が、ディスプレイ基板11（図1参照）の表面に二次元にアレイ配列されている。図中の参照番号12はTFT、13はITO電極、14はドライブ線、15はデータ線、17はゲート線、18はTFT、19は静電容量 C_s をそれぞれ示している。ITO電極13を除いたゲート線、ドライブ線、TFT等は絶縁体膜で表面を覆われているために、試験時にプラズマ中に曝されてもプラズマの導電性によって互いに電氣的に短絡して動作不良を起こすことはない。

【0036】

図3は、図1に示したプローブ装置を用いて、図2に示した1画素分の駆動回路の試験の例示である。図においてゲート線駆動回路21、データ線駆動回路22及び試験用電源23が新たに付加されている。ゲート線駆動回路21、データ線駆動回路22及び試験用電源23はプローブ装置5を用いる試験装置10に備えられる。データ線駆動回路22からデータ線15に電圧V1を印加した状態で、ゲート線駆動回路31から試験対象のTFTトランジスタTr1をゲート線17を介して電圧V2を加えることによってオン状態とし、これによりトランジスタTr2をオン状態に設定できる。この時、試験用電源23によって電圧Vpをドライブ線14に印加すればプラズマ7、ITO電極13、電流注入電極16を介して閉回路が形成される。

【0037】

Tr2が正常に動作している場合には、プラズマを介して流れる電流Ipはドライブ線14を経由してTr2に流れる電流Ibと一致する。仮にIpがIbに一致しない場合には、Tr2のゲートのリーク、ITOと各々の制御線のリークなどの不良が考えられる。またIpが全く流れない場合には、Tr2の短絡不良等が考えられる。通常の有機ELディスプレイにおいては、各々の有機ELを駆動するために必要なドライブ電流は、数マイクロアンペアから10マイクロアンペア程度であることから、Tr2を流れるIbはそれに対応した電流が正常に流れることを確認すれば良い。上記と同様の手順の測定をデータ線15及びゲート線17を順次切り替えて行うことによって、ディスプレイパネル上の全てのTFTアレイの電気的特性を試験できる。

【0038】

次に本発明で使用するプラズマの特性について図4を用いて説明する。図4において、参照番号34は平行平板を用いた電流注入電極を示す。ここでITO電極の表面積をS、プラズマ7の密度をNe、プラズマ7中の電子温度をTeとする。ここで、電流注入電極34の表面積は各々のITO電極13の表面積に比べて遥かに大きく、プラズマ中を流れる電流Ipは1つのITO電極13の表面積Sを流れる電流によって決まるものとする。また計算を簡単にするために、ここでは、プラズ

マ7中の全ての原子が電子と陽イオンに電離した状態にある完全電離プラズマとする。この時、電流注入電極34とからプラズマ7を介してITO電極13に流れる電流 I_p と、両者の電極の間に加えた電圧 V_p との関係は、図5の様な三つ折れ線で近似され、式1に示される電流－電圧特性になる。

【0039】

$$I_p = I_1 \tanh (e V_d / 2 k T_e) \quad (\text{式1})$$

ここで、 k はボルツマン定数、 m は電子の質量、 e は電子の電荷である。また、折れ線の交点を示す飽和電流 I_1 は2式で示される。

【0040】

$$I_1 = N_e e s (k T_e / 2 p m)^{1/2} \quad (\text{式2})$$

ここで、代表的なグロー放電プラズマの例を考えて、電子温度 T_e を23,200K (= 2.2eV)、ITO電極の表面積を S を $1 \times 10^{-8} \text{ m}^2$ (= $100 \mu\text{m} \times 100 \mu\text{m}$)とする。TFTに流れる最大電流 I_1 を10uAとすると、折れ線の交点に相当する飽和電圧 V_p は8Vとなる。この様な電流－電圧特性を得るために必要となるプラズマ密度は、2式から求められ $2.6 \times 10^{16} \text{ 個}/\text{m}^3$ となる。

【0041】

上記の検討から必要となるプラズマ密度 $N_e = 2.6 \times 10^{16} \text{ 個}/\text{m}^3$ 、電子温度 $T_e = 23,200\text{K}$ (= 2.2eV)のプラズマが必要になる。この様なプラズマを発生する手段としては、例えばサイクロトロン共鳴を用いたECRプラズマ源 (最大 N_e ; $1 \times 10^{18} \text{ 個}/\text{m}^3$ 、最大電子温度; 15eV)、或いは誘導結合を用いたICPプラズマ源 (最大 N_e ; $1 \times 10^{18} \text{ 個}/\text{m}^3$ 、最大電子温度; 10eV)などが有る。また、式1と式2から、電子温度 T_e とプラズマの導電率 s との関係は、 s が $T_e^{3/2}$ に比例する。一般的なグロー放電プラズマにおける圧力と電子温度 T_e との関係は図6の様な特性を示すことから、高い導電率を得るためには、プラズマが発生できる限り低い圧力 (例えば0.1Pa程度)で発生させる方が望ましい。

【0042】

表1は、良好な導電率を得るために必要なプラズマ発生用ガスの比較を示している。一般的に高いプラズマの導電率を得るためには、低いエネルギーで原子が

電離され易い、低い電離電界を有するガスが望ましい。また、その種のガスに電離電界の低いナトリウム、カリウム、セシウム等のアルカリ金属を混ぜても良い。更に、ITO等の電極表面に加速された陽イオンが衝突した場合の損傷を極力少なくするために、質量の小さな元素が望ましい。更には、陽イオンがITO表面と化学的に結合しないガスが望ましい。一例としてではあるが、ITOのような酸化物に対しては、化学的な結合をせずに、かつ比較的小さな電離電界と質量を有する酸素が適している。

【0043】

【表1】

	元素記号	電離電界 (eV)	原子量
	He	24.6	4.003
	Ne	21.6	20.18
不活性	Ar	15.8	39.95
ガス	Kr	14	83.8
	Xe	12.1	131.3
	Na	5.1	22.99
アルカリ	K	4.3	39.1
金属	Cs	3.9	132.9
	H	13.5	1.008
	N	14.5	14.01
	O	13.6	16

【0044】

以上、本発明の第1の実施形態により、TFTアレイの表面に物理的に接触することなく、各々のTFT並びに駆動回路の電氣的試験を行うことが出来る。このためTFTアレイとITO電極に物理的な損傷を与えずに試験が可能である。また本実施形態においてはTFTアレイを広範にプラズマと接触させることが可能なことから、プローブと各々のTFTアレイとの物理的な位置決めを必要としない。このためにTFTアレイ1個あたりの試験時間は、基本的にプラズマ中でTFTが電氣的にスイッチングし得る速度で決まることから、高速の試験手段を提供できる。本発明は、特に有機EL等の電流駆動が必要となる駆動回路の特性を、有機ELの塗布工程の前に実現できる手段を提供できることから、ディスプレイ組立後にTFTアレイの不良が原因となって発生する製品不良を事前に発見できる。また不良個所の

修復に必要な情報を容易に得ることが可能となり、TFTアレイの不良率を著しく低減できる効果がある。

【 0 0 4 5 】

図 7 は、本発明の第 2 の実施形態を説明する概略図である。図 7 においては、参照番号 5 5 は電流制御電極、5 6 はアノード、5 7 はプローブヘッド、5 8 は磁石、5 9 はガスの流れ、5 1 はアノードバイアス、5 2 はTFT電源バイアスをそれぞれ示している。図 7 の例では、サイクロトロン共鳴を用いたECRプラズマ源を例示しており、磁石 5 8 は電磁石である。またプラズマ励起のためのマイクロ波源も必要とされるが、図 7 では省略される。プラズマ源の種類としては、本発明の第 1 の実施形態で示したプラズマ密度と電子温度を満足するものであれば ECR プラズマ源に限定されない。プラズマ源によって発生されたプラズマ 7 はプローブヘッド 5 7 の内部に満たされた状態となり、ディスプレイ基板 1 1 の表面に略接する。

【 0 0 4 6 】

一般的にプラズマがITO電極 1 3 の表面に触れた場合には、ITO表面が負の電位に帯電して、更にはITO表面近傍のプラズマの中性状態が崩れて陽イオンが増加した状態になる。通常この様にイオンが増加してプラズマの中性状態が崩れた領域をイオンシース（鞘）と呼ぶ。陽イオンを含むイオンシースが発生した場合には、負の電位に帯電したITO表面に対しシース内部には正の電界が発生する。この電界はITO表面に向かって陽イオンを加速させる。即ち、加速された陽イオンの数に応じた電流が、プラズマ 7 を介してオン状態のTFT 1 2 に流入する。この時に、イオンシースによる加速電界が過剰に大きな場合にはTFT 1 2 に設計許容値以上の電流が流れてTFT 1 2 が破壊される場合が有り得る。また電源V_pの電位の制御のみでは適正な電流値への設定が難しくなる。

【 0 0 4 7 】

図 7 に示すように、イオンシースの発生による過剰な電界を補正するための手段が設けられる。アノード 5 6 にはアノードバイアス 5 1 が、またTFTアレイ 1 2 の電源電圧にはTFT電源バイアス 5 2 が接続される。両方のバイアス電圧は、シース電界による過剰な電流を低減して、TFTが破壊されることなく正常に動作

できる条件に設定する。この様な最大電流条件に各々のバイアス電源を設定した後、電流制御電極 5 5 によって試験に必要な電流を制御する。この目的のための電流制御電極 5 5 の形状としては、例えば網状あるいは格子状が好適である。本実施形態においても TFT 1 2 の試験に必要なプラズマの密度と電子温度は、第 1 の実施形態で示した条件と同様である。また、TFT の試験方法及び、良品または不良の判断基準についても第 1 の実施形態と同様である。

【0 0 4 8】

以上、本発明の第 2 の実施形態を用いることによって、ITO 電極表面に発生するイオンシースによる TFT への過剰な電流注入を避けることが可能となり、TFT を過剰電流から破壊すること無く、適切な電流値に制御することが可能となる。

【0 0 4 9】

図 8 は、本発明の第 3 の実施形態を説明する図 7 に類似の概略図である。図 8 において、参照番号 6 2 は信号切替器、6 3 はプラズマ吹出し穴、6 4 は電流注入電極である。図 8 におけるプラズマ源は、図 7 に記載の第 2 の実施形態と同等である。プローブヘッド 6 7 の底面には、プラズマ吹出し穴 6 3 が設けられており、そこからプローブヘッド 6 7 内部のプラズマがガス 5 9 の圧力によって ITO 電極 1 3 の表面に吹出す。プラズマ吹出し穴 6 3 の中心位置は各 ITO 電極 1 3 の中心位置に一致しており、ITO 電極 1 3 と同様に二次元にアレイ配列される。これによって ITO 電極 1 3 の表面近傍のみにプラズマを集中して照射できる。各々のプラズマ吹出し穴 8 3 の中心には電流注入電極 6 4 が配置されており、電流注入電極 6 4 からの信号は信号切替器 2 2 に導かれる。電流注入電極 8 4 は ITO 電極 1 3 に近接して設置されことから、プラズマを通過する空隙の導電抵抗を低くできる。一方、吹出し穴の外周ではプラズマ吹出し穴 6 3 から吹出されたプラズマの密度が低いために、電流注入電極 8 4 の相互間の導電抵抗を高くできる。

【0 0 5 0】

プローブヘッド 6 7 は全ての電流注入電極 6 4 が ITO 電極 1 3 の中心位置に対応する位置に位置決めされる。オン状態にある TFT のドライブ線 1 4 は電源 V_p を介して信号切替器 6 2 に接続されており、これと同期して電流注入電極 6 4 の信号を選択する。アノードバイアス 5 1、TFT 電源バイアス 5 2 の効果と設定条件

については、第 2 の実施形態と同様である。本発明の第 3 の実施形態を用いることによって、着目する IT0 電極 1 3 からの信号を選択的に検出することが可能となり、隣接の TFT の漏れ電流などの雑音が、プラズマを介して試験対象の TFT に伝導しない。このため、検出精度の高い試験手段を提供できる。

【 0 0 5 1 】

図 9 は、プローブヘッド 5 7 の周辺部の断面図を示す概略図である。図 9 において、参照番号 7 5 はディスプレイ基板 1 1 上に形成された TFT アレイ領域、7 6 は回路領域、7 7 はパッド領域を示す。7 8 はプローブヘッド 1 7 に形成された排気流路、7 9 は窒素ガス流路である。導電性を有するプラズマ 7 がプローブヘッド 5 7 の外周に漏れて回路領域 7 6 やパッド領域 7 7 に接触した場合には、パッド相互間で電気的な短絡を生じて動作不良を引き起こしたり、或いは雑音の原因になり得る。このためプラズマ 7 を極力プローブヘッド 1 7 から外部に漏らさない構造が必要である。図 9 においては、プラズマ 7 がディスプレイ基板 1 1 との隙間から漏れない様に、排気流路 7 8 によって常にプラズマ 7 を外部に排気する。同時に、窒素ガス流路 7 9 からは窒素ガスをディスプレイ基板 1 1 の表面に吹き付けて、プラズマ 7 をプローブヘッド 5 7 の内部に閉じ込める。これによって、TFT アレイ領域 7 5 のみにプラズマ 7 を高密度で維持できることから、パッド領域 7 7 及び回路領域 7 6 においてプラズマの影響を受けないプローブ装置を提供できる。このプローブヘッドの構造は、本発明の第 1 と第 2 の実施形態の双方に適用可能である。

【 0 0 5 2 】

図 1 0 には、上述した本発明の第 1 から第 3 までの実施形態によるプローブ装置を用いた TFT アレイの試験装置の構成図を示す。図 1 0 において、参照番号 1 3 0 はプローブヘッド、1 3 1 は X, Y ステージ、1 3 2 は真空容器、1 3 3 はプラズマモニタ、1 3 4 は真空計、1 3 5 は補正バイアス制御器、1 3 6 はロードロック/プラズマ制御器、1 3 7 はステージ/プローブ位置制御器、1 3 8 はアレイテストパターン発生器、1 3 9 はアレイドライバ、1 4 0 はプラズマ電流制御、1 4 1 は D/A 変換器、1 4 2 は電圧－電流変換器、1 4 3 及び 1 4 6 はローパスフィルタ、1 4 4 及び 1 4 5 はマトリクス、1 4 7 は電流－電圧変換器、1 4

8はA/D変換器、149はデジタル比較器である。図11には、図10に示した試験装置の動作手順を示している。

【0053】

被試験対象のディスプレイ基板1はX,Yステージ131上に搭載されており、X,Y方向に二次元に移動できる。これによってプローブヘッド130から発生したプラズマ7を任意のTFTアレイ領域に移動できる。X,Yステージの移動及びプローブヘッド130の上下制御はステージ/プローブ位置制御器137によって行う。プローブヘッド130の外周には、図9に説明したプラズマをプローブの外部に漏洩しないための排気流路78及び窒素ガス流路79を備え得る。

【0054】

プラズマを発生するために装置内部は真空容器132の内部に収納されており、プラズマモニタ133によってプラズマ源から発生するプラズマの密度と電子温度をモニタする。真空計134は、真空容器132内部の真空度をモニタする。ディスプレイ基板11を真空容器132から出し入れする際に、真空容器132内部を一旦大気圧に戻す必要なく、常に真空を維持できるように別の真空容器が併設（図10では省略）されており、真空容器の間にはロードロックが設けられる。ディスプレイ基板が真空容器132の内部に導入された後に、真空計134によって所望の真空度に到達したことを確認した後に、ガスをプローブヘッド130の内部に導入して、高周波を供給してプラズマを発生する。ロードロック/プラズマ制御器136はこのための一連の制御を行う。

【0055】

アレイテストパターン発生器138は、データ線とゲート線を介して電氣的にマトリクスを順次選択してオン状態に設定する。アレイテストパターン発生器の信号は、アレイドライバ139によって試験対象となるディスプレイ基板11の外部インターフェースの論理レベルに変換される。アレイドライバ139の信号は、例えば金属針を用いたパッド領域77への物理的な接触を用いて行う。補正バイアス制御器135は、プラズマ中に発生したイオンシースによる過剰な電位差を補正するために、図7及び図8に示したアノードバイアス51及びTFT電源バイアス52の機能を有する。

【 0 0 5 6 】

プラズマ電流制御器 1 4 0 は、プラズマ中に注入する試験電流を制御する。プラズマ電流制御器 1 4 0 からデジタル制御信号は D/A 変換器 1 4 1 によってアナログ電圧に変換され、電圧－電流変換器 1 4 2 によって必要に応じて電流に変換される。ローパスフィルタ 1 4 3 はプラズマ源に供給する高周波が試験装置側に混入して試験信号に雑音を発生させない様に除去する目的を有する。マトリクス 1 4 4 はプローブヘッド 1 3 0 内部の任意の電流注入電極に選択的にプラズマ電流制御器 1 4 0 から発生した試験電流を供給する目的を持ち、本発明の第 2 の実施形態における信号切替器 6 2 の機能を有する。

【 0 0 5 7 】

アレイテストパターン発生器 1 3 8 によって、オン状態に設定された TFT の電流はマトリクス 1 4 5 とローパスフィルタ 1 4 6 を介して電流－電圧変換器 1 4 7 に導かれる。ローパスフィルタ 1 4 6 の目的は、ローパスフィルタ 1 4 3 と同様である。電流－電圧変換器 1 4 7 によって電圧に変換された電流は A/D 変換器 1 4 8 によってデジタル信号に変換された後に、デジタル比較器 1 4 9 において入力したプラズマ電流 1 4 0 と比較される。入力電流とプラズマ並びに TFT を通じて検出された電流が位置すれば、試験対象の TFT は良好に動作しているものと判定される。不一致の場合には不良と判定される。この様な一連の判定作業を、全ての TFT アレイに対し全て自動的に行うことで、TFT アレイの電気的な特性を高速で試験できる。

【 0 0 5 8 】

図 1 2 は、図 1 0 に示したプローブヘッド 1 3 0 の動きを説明するために、プローブヘッド 1 3 0 の上面からガラスディスプレイ基板 1 1 を見た図である。試験対象のディスプレイパネルが大きな場合には、図 1 2 に示す様にプローブ 1 3 0 の位置を相対的に順次移動させて試験を行い、最終的に全ての TFT アレイの試験を終了する。このためのプローブヘッド 1 3 0 の形状は、図 1 2 に例示した正方形に限定されず、例えば図の上下方向に TFT アレイ領域をカバーする長方形を有し、図の左側から右側に向かって 1 回の移動で全ての TFT アレイをカバーする構成を有しても、十分に本発明の目的を遂げることができる。また、通常、ディ

スプレイパネルの生産においては、大型のガラス基板上に複数枚のディスプレイを同時に形成して、組み立て後に切り離す場合が多い。このような複数のディスプレイパネルの量産試験に対応するためには、図10に示すプローブヘッド130を複数備えることができる。この場合に、同時並行してディスプレイの試験を行うことによって試験時間を大幅に短縮できる。

【0059】

以上、本発明の3つの実施例を用いたプローブ装置及びそれを用いたディスプレイ基板試験装置は、ガラス基板上のTFTアレイの電気的特性試験に好適である。また本発明を用いるプローブ装置及びそれを用いたディスプレイ基板試験装置は、ガラス基板上に形成されたTFTアレイのみに限定される物ではなく、例えば樹脂基板あるいはシリコン基板上に形成されたTFTアレイの試験にも適用できる。また、本発明のプローブ装置はディスプレイ基板の試験用途に限定される物ではなく、他の電子回路の特性試験に広く適用できることは言うまでもない。

【0060】

【発明の効果】

上述の実施形態からも理解されるように、本発明は、以下のような効果を奏する。

(1) プラズマを導伝媒体として用いることで、試験対象のTFTアレイの表面に物理的な接触をすることなくTFTアレイの電気的な特性を試験できることから、ITO電極表面に物理的な損傷を与えないプローブ手段を提供できる。

(2) プラズマを導伝する電流からTFTアレイの不良個所と不良モードを特定できることから、TFTアレイの欠陥救済に必要な試験情報を得ることができる。

(3) 電流駆動が必要な有機EL用のTFTアレイの特性試験においては、有機ELの塗布工程の前に電流駆動特性を試験できる手段を提供できることから、電気的な不良をTFTアレイパネルを組み立て前に発見できる。このため量産工程における不良歩留まりを大幅に向上できる。(4) 複数のプローブヘッドを備えて、同時並列的に動作させることによって大型ガラス基板上に形成された複数枚のTFTアレイパネルを短時間で試験できる。

【0061】

尚、上述した本発明の好適実施形態はあくまでも例示的なものであり、本発明を制限するものではなく、当業者によって様々な変形、変更が可能である。例えば、上述の好適実施形態では、プラズマの発生源は単一とされるが、発生源は複数であっても良く、特に、各駆動回路に対応して所定の数のプラズマを発生させることもできる。この場合も各駆動回路のための計測は独立して行われ得る。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態を説明する概略図である。

【図2】

TFTを用いた駆動回路の実装図である。

【図3】

図1に示したプローブ装置を用いて、図2に示した1画素分の駆動回路の試験を行う例を説明する図である。

【図4】

プラズマ密度、電子温度、ITO表面積とプラズマ中を流れる電流 I_p を説明する図である。

【図5】

プラズマ中を流れる電流の電圧－電流特性を説明する図である。

【図6】

代表的なグロー放電プラズマにおける圧力と電子温度の関係を説明する図である。

【図7】

本発明の第2の実施形態を説明する概略図である。

【図8】

本発明の第3の実施形態を説明する概略図である。

【図9】

プラズマをプローブヘッドの内部に閉じ込め構造を説明する図である。

【図10】

本発明のプローブ装置を用いたTFTアレイの電気的特性試験装置のブロック図

を説明する図である。

【図 1 1】

TFTアレイの電気的特性試験装置の動作手順を説明する図である。

【図 1 2】

プローブヘッドのTFTアレイパネル上の動作を説明する図である。

【図 1 3】

液晶駆動用TFTアレイとその試験方法を説明する図である。

【符号の説明】

- 1 ガラスディスプレイ基板
- 2 TFT
- 3 ITO電極
- 4 ドライブ線
- 5 プラズマ
- 6 電流注入電極
- 7 ゲート線
- 8 TFT
- 9 静電容量
- 10 データ線
- 11 ゲート線駆動回路
- 12 データ線駆動回路
- 13 試験用電源
- 14 平行平板電極
- 15 電流制御電極
- 16 アノード
- 17 プローブヘッド
- 18 磁石
- 19 ガスの流れ
- 20 アノードバイアス
- 21 TFT電源バイアス


- 2 2 信号切替器
- 2 3 プラズマ吹出し穴
- 2 4 電流注入電極
- 2 5 TFTアレイ領域
- 2 6 回路領域
- 2 7 パッド領域
- 2 8 排気流路
- 2 9 窒素ガス流路
- 3 0 プロープヘッド
- 3 1 X,Yステージ
- 3 2 真空容器
- 3 3 プラズマモニタ
- 3 4 真空計
- 3 5 補正バイアス制御器
- 3 6 ロードロック/プラズマ制御器
- 3 7 ステージ/プロープ位置制御器
- 3 8 アレイテストパターン発生器
- 3 9 アレイドライバ
- 4 0 プラズマ電流制御
- 4 1 D/A変換器
- 4 2 電圧－電流変換器
- 4 3、4 6 ローパスフィルタ
- 4 4、4 5 マトリクス
- 4 7 電流－電圧変換器
- 4 8 A/D変換器
- 4 9 デジタル比較器
- 5 0 データ線
- 5 1 ゲート線
- 5 2 コモン線

5 3 液晶


5 4 IT0電極

【書類名】 図面


【図 1】




【図2】




【図4】




【図5】




【図6】




【図 7】




【図9】




【図10】




【図11】



【図 12】



【図 13】



【書類名】 要約書**【要約】**

【課題】 ディスプレイ基板上に形成されたTFTアレイの電気的特性を非接触にして計測することのできるプローブ手段及び試験装置を提供すること。

【解決手段】 被試験回路であるTFTアレイを含むディスプレイ基板（1 1）上の電極（1 3）と試験電極（1 6）との間に所定の密度を有するプラズマ（7）を生成し、このプラズマ（7）を介して電極（1 3）と試験電極（1 6）との間に試験信号を伝送させる。

【選択図】 図 1

認定・付加情報

特許出願の番号	特願2003-018042
受付番号	50300126816
書類名	特許願
担当官	第四担当上席 0093
作成日	平成15年 1月28日

<認定情報: 付加情報>

【提出日】 平成15年 1月27日

次頁無

特願 2003-018042

出 願 人 履 歴 情 報

識別番号

[399117121]

1. 変更年月日

1999年10月13日

[変更理由]

新規登録

住 所

アメリカ合衆国カリフォルニア州パロアルト ページ・ミル・
ロード 395

氏 名

アジレント・テクノロジーズ・インク